®日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平3−98317

filnt, Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)4月23日

H 03 M 1/78

9065-5 J

審査請求 未請求 請求項の数 1 (全6頁)

ᡚ発明の名称 D/A変換器の抵抗ラダー

②特 顔 平1-234614

❷出 願 平1(1989)9月12日

⑫発 明 者 池 田 博 神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑫発 明 者 村 上 浩 一 神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑪出 顋 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

四代 理 人 弁理士 三好 秀和 外1名

明相曹

1. 発明の名称

D / A 変換器の抵抗ラダー

2. 特許請求の範囲

抵抗分圧を用いてディジタル入力に対応したアナログ量を出力する抵抗分圧型の D / A 変換器の抵抗ラダーであって、

第2導電形の半導体基板の主面に形成された第 1 導電形ウェルと、

該第1 導電形ウェル内に形成された第2 導電形の拡散層抵抗からなり、その一端と他端との間に加えられた所定の電圧を所要の複数個に抵抗分圧する第1 の抵抗ラダー部と、

前記半導体基板の主面に形成された第1導電形の拡散層抵抗からなり、その一端と他端との間に加えられる前記所定の電圧と同一の電圧を抵抗分圧し、この分圧点のうち少なくとも分圧中間点が前記第1の抵抗ラダー部の分圧中間点に接続された第2の抵抗ラダー部と

を有することを特徴とするD/A変換器の抵抗

ラダー。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、抵抗分圧型の D / A 変換器の抵抗ラダーに関する。

(従来の技術)

従来の抵抗分圧型のD/A変換器の抵抗ラダーとしては、例えば第4図に示すようなものがある。抵抗ラダーには、他にR-2R型等のものがあるが、抵抗分圧型のものは単調性に優れているため、4~8ピット程度のピット数の余り多くないD/A変換器によく用いられている。

抵抗分圧型の抵抗ラダーは、抵抗値の等しい複数の抵抗1を直列接続した抵抗鎖10でnビットのディジタル量に対し基準電圧としての所定の電圧VDDを2 個に抵抗分圧し、その各分圧点である出力端子3-1、3-2、…、3-nにディジタル入力に対応したアナログ量が出力されるようになっている。

しかし、n・拡散層抵抗6とpウェル5の間は、上述のように逆パイアスされたpn接合で分離されているので、n・拡散層抵抗66側とpウェル5側にそれぞれ空乏層が伸びる。このうち、特に、n・拡散層抵抗6側への空乏層の仲びは、直接を抵抗1の抵抗値の変化となり、抵抗負10の各出力増子3-1、3-2、…、3-nからの抵抗分圧出力の精度が落ちる。ここで、各抵抗1による正確な電圧分圧値はVDD/2nである。

- 3 -

半導体基板上の拡散層抵抗で作られた従来の D /A 変換器の抵抗ラダーにあっては、空乏層による影響及び製造工程によるばらつき等により、抵抗分圧の精度が落ちるという問題があった。

そこで、この発明は、空乏層による影響及び製造工程によるばらつき等を減少させて抵抗分圧の精度を上げることができるD/A変換器の抵抗ラダーを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

この発明は上記課題を解決するために、抵抗分
圧を用いてディジタル入力に対応したアナログ量を出力する抵抗分圧型の D / A 変換器の抵抗分圧型の D / A 変換器の抵抗の 戸地 であって、第 2 導電形の半導体基板の主電形 ウェルと、 該 新 届 抵抗からなり、その一端と 他端との間に 加えられた 所 定 なり、その一端と 他端との 間に 形成 された 第 1 電影の 拡 散 層抵抗からなり、その一端と 他端と でり、その一端と 他端と がり、その一端と 他端と

n・拡散層抵抗6側の空乏層厚さWnは近似的に次式で与えられる。

また、ピット数が多くなると、 n * 拡散層抵抗6が長くなり、面積的にも大きくなるので、製造工程による抵抗値のばらつきも無視できないものとなり、抵抗分圧の精度が落ちる。

(発明が解決しようとする課題)

- 4 -

の間に加えられる前紀所定の電圧と同一の電圧を抵抗分圧し、この分圧点のうち少なくとも分圧中間点が前記第1の抵抗ラダー部の分圧中間点に接続された第2の抵抗ラダー部とを有することを要旨とする。

(作用)

(実施例)

以下、この発明の実施例を図面に基づいて説明

する。

第1図及び第2図は、この発明の一実施例を示す図である。

なお、第1図、第2図及び後述の第3図において、前記第4図ないし第6図における部材及び部位等と同一ないし均等のものは、前記と同一符号を以って示し、重複した説明を省略する。

- 7 -

は (V D D / 2) - Δ に な る。 Δ は 前 記 (ι) 式 に よ る 空 乏 層 の 食 い 込 み の た め に 発 生 す る 抵 抗 値 の オ フ セ ッ ト 量 で あ る 。

一方、第1図(b)においては、空差層7の発生のために、p~ 拡散層抵抗9の中間点電圧は (VDD/2) + Δ となる。n~ 拡散層抵抗6とp~ 拡散層抵抗9の拡散液度が等しければオフをる。 焼って、第1図(a) と同図(b) とでは同一である、従って、第2図(a) に示すように、第1と年2の抵抗ラダー部10、20の分圧中間はを共通にしておけば、第1の抵抗ラダー部10の中間電圧 (VDD/2) + Δ とでオフセット量 Δ が打消され、本来の正確な中間点電圧 VDD/2が出力される。

第2図(b)のように、第1と第2の抵抗ラダー部 10、20の各出力端子3-1、3-2、…、3 - n を共通接続しておけば、各出力についてオフセットの補償が一層確実になされる。 ウェル8からpn接合分離されている。

なお、p* 拡散層抵抗 9 と n 形半導体基板 4 とのノイズ結合を避けるために、 n ウェル 8 と n 形半導体基板 4 との間に p 形拡散層を形成し、これを接地するようにしてもよい。

そして、第2図②に示すように、第2抵抗ラダー部20の分圧中間点2aが第1抵抗ラダー部10の分圧中間点1aに接続され、その接続部から共通中間端子が取出されている。

一方、第2図心は、共通中間端子の他に、各出力端子(共通中間端子3-mを除く3-1、3-2、…、3-n)が、それぞれ共通接続されている。

次に、上述のように構成された抵抗ラダーの作 用を説明する。

第 1 図 (a) において、第 1 の抵抗ラダー部 1 0 である n * 拡散層抵抗 6 の中間点の本来の正確な分圧電圧は V D D / 2 である。しかし、空乏層 7 の発生のために、 n * 拡散層抵抗 6 における電圧 V D D の印加点側の抵抗が高くなり、中間点電圧

- 8 -

また、上述のように、空乏層の影響によるオフセット量の補償とともに、2個の拡散層抵抗6、9を並列使用することにより製造工程によるばらつきの影響も補償される。

次いで、第3図には、この発明の他の実施例を示す。

この実施例は、第1の抵抗ラダー部10となるn * 拡散層抵抗6の電源VDD側の近傍に、第2の抵抗ラダー部20となるp * 拡散層抵抗9の接地側を配置し、またn * 拡散層抵抗6の接地側の近傍に、p * 拡散層抵抗9の電源VDD側を配置したものである。

第1の抵抗ラダー部10と第2の抵抗ラダー部20とは、各出力端子3-1、3-2、…、3-nがそれぞれ共通接続されている。第1の抵抗ラダー部10と第2の抵抗ラダー部20の各出力端子3-1、3-2、…、3-nの順序は、位置が逆になるので、その共通接続線11は、図示のように交差している。

この実施例の構成のようにすると、拡散層抵抗

6、9を作るとれを通してイオンを打込むいて、例えば酸化酸(これを通してイオンを打込むが)の膜厚のはらったが通にはが生じるが生じるができる。例はらったができるの上方の抵抗値があると、接続ののような場合を考えると、接続のの。これが変色に対したが互が関係である。とにはなる。のははのはらったが関係である。というに生じるのはらったができる。 さないようにとができる。のははのはらったができる。のははのは、ことにはいても、といても、といても、といても、ことにはいても、ことにはいても、ことにはいてきる。

n・拡散層抵抗 6 と p・拡散層抵抗 9 とは、別のイオン打込みで行うので、イオン打込み量自体のばらつきは前記一実施例の場合と比べて変らないが、この実施例では、上述のように酸化胰厚のような製造工程上の他の共通要素で生じるばらつきを減らすことが可能となる。

従って、この実施例では、空乏層の影響による

- 11 -

これを打消すことができ、また2個の拡散層抵抗 を並列使用することにより製造工程によるばらつ きの影響を補償することができて、抵抗分圧の精 度を上げることができるという利点がある。

4. 図面の簡単な説明

第1図はこの発明に係る D / A 変換器の抵抗ラダーの一実施例を示す縦断面図、 第2図は上記一実施例の回路構成を示す回路図、 第3図はこの発明の他の実施例の回路構成を示す回路図、 第4図は従来の D / A 変換器の抵抗ラダーを示す回路図、第5図は上記従来例の構造を示す縦断面図、第6図は上記従来例の問題点を説明するための縦断面図である。

1、2:抵抗、 1 a、2 a:分圧中間点、

3-1、3-2、…、3-n:出力增子、

4:半導体基板、 5:pウェル、

6:n+拡散層抵抗 8:nウェル、

9:p*拡散層抵抗、

10:第1の抵抗ラダー部、


20:第2の抵抗ラダー部。


分圧電圧のオフセット量を打消すことができると ともに、拡散層自体のばらつきの影響を一層少な くすることができる。


[発明の効果]

以上説明したように、この発明によれば、その 構成を、第2導電形の半導体基板の主面に形成さ れた第1導電形ウェルと、この第1導電形ウェル 内に形成された第2導電形の拡散層抵抗からなり、 その一端と他端との間に加えられた所定の電圧を 所要の複数個に抵抗分圧する第1の抵抗ラダー部 と、前記半導体基板の主面に形成された第1導電 形の拡散層抵抗からなり、その一端と他端との間 に加えられる前記所定の電圧と同一の電圧を抵抗 分圧し、この分圧点のうち少なくとも分圧中間点 が前記第1の抵抗ラダー部の分圧中間点に接続さ れた第2の抵抗ラダー部とを有するようにしたた め、第1導電形ウェル内の第2導電形の拡散層抵 杭と、第2導電形半導体基板+4の第1導電形の拡 散陽抵抗とでは、空乏層の影響による中間点の分 圧電圧のオフセット量は、正、負逆になるので、


- 12 -









第3図



な ム 図



第5 図



第 6 図